SPC5644AF0MLU2 32-bit Microcontrollers – MCU 32BIT3MB Flsh192KRAM

• 150 MHz e200z4 ပါဝါဗိသုကာ core

— ပြောင်းလဲနိုင်သော အရှည်ညွှန်ကြားချက် ကုဒ်နံပါတ် (VLE)

- လုပ်ဆောင်မှုယူနစ် 2 ခုပါရှိသော Superscalar ဗိသုကာ

- စက်ဝိုင်းတစ်ခုလျှင် ကိန်းပြည့် (သို့) Floating Point 2 ခုအထိ ညွှန်ကြားချက်များ

- လည်ပတ်မှုတစ်ခုလျှင် 4 ကြိမ်အထိ များပြားပြီး စုဆောင်းပါ။

• Memory အဖွဲ့အစည်း

- 4 MB on-chip flash memory သည် ECC နှင့် Read while Write (RWW)

— Standby လုပ်ဆောင်နိုင်စွမ်း (32 KB) နှင့် ECC ပါရှိသော 192 KB on-chip SRAM

- 8 KB ညွှန်ကြားချက် ကက်ရှ် (လိုင်းလော့ခ်ချခြင်းနှင့်အတူ)၊ 2- သို့မဟုတ် 4-way အဖြစ်သတ်မှတ်နိုင်သည်

— 14 + 3 KB eTPU ကုဒ်နှင့် ဒေတာ RAM

— 5 ✖ 4 ကန့်လန့်ဖြတ်ခလုတ် (XBAR)

- ဝင်ခွင့် MMU ၂၄

- slave နှင့် master port ပါရှိသော External Bus Interface (EBI)

• မအောင်မြင်သော အကာအကွယ်

— 16-ဝင်မှတ်ဉာဏ်ကာကွယ်ရေးယူနစ် (MPU)

- မော်ဂျူးခွဲ 3 ခုပါသော CRC ယူနစ်

- လမ်းဆုံအပူချိန်အာရုံခံကိရိယာ

• အနှောင့်အယှက်များ

- ပြင်ဆင်သတ်မှတ်နိုင်သော ကြားဖြတ်ထိန်းချုပ်ကိရိယာ (NMI ဖြင့်)

- 64 ချန်နယ် DMA

• အမှတ်စဉ်ချန်နယ်များ

— 3 ✖ eSCI

— 3 ✖ DSPI (2 သည် မြစ်အောက်ပိုင်း Micro Second Channel [MSC] ကို ပံ့ပိုးသည့်)

— 3 ✖ FlexCAN တစ်ခုစီတွင် မက်ဆေ့ဂျ် ၆၄ စောင်ပါရှိသည်။

— 1 ✖ FlexRay module (V2.1) အထိ 10 Mbit/s အထိ ချန်နယ်နှစ်ခု သို့မဟုတ် တစ်ခုတည်းနှင့် 128 မက်ဆေ့ဂျ်အရာဝတ္ထုများနှင့် ECC

• 1 ✖ eMIOS- ပေါင်းစည်းထားသော ချန်နယ် ၂၄ ခု

• 1 ✖ eTPU2 (ဒုတိယမျိုးဆက် eTPU)

- ပုံမှန်ချန်နယ် ၃၂ ခု

— 1 ✖ တုံ့ပြန်မှု မော်ဂျူး (ချန်နယ်တစ်ခုလျှင် အထွက်သုံးခုပါသည့် ချန်နယ် 6 လိုင်း)

• အဆင့်မြှင့်ထားသော တန်းစီထားသော analog-မှ digital converters (eQADCs) 2 ခု

— 12-ဘစ်ထည့်သွင်းမှုချန်နယ် လေးဆယ် (ADC နှစ်ခုတွင် အများအပြားထည့်သွင်းထားသည်); ပြင်ပ multiplexers များဖြင့် ချန်နယ် 56 ခုအထိ ချဲ့နိုင်သည်။

- အမိန့်ပေးစာတန်း ၆ ခု

- အစပျိုးခြင်းနှင့် DMA ပံ့ပိုးမှု

- 688 ns အနည်းဆုံးပြောင်းလဲချိန်

• Boot Assist Module (BAM) ဖြင့် On-chip CAN/SCI/FlexRay Bootstrap loader

• Nexus

- e200z4 core အတွက် Class 3+

- eTPU အတွက် Class 1

• JTAG (5-pin)

• Development Trigger Semaphore (DTS)

- Semaphores ၏မှတ်ပုံတင်ခြင်း (32-bits) နှင့်မှတ်ပုံတင်ခြင်းမှတ်ပုံတင်ခြင်း။

— အစပျိုးထားသောဒေတာရယူမှုပရိုတိုကော၏တစ်စိတ်တစ်ပိုင်းအဖြစ်အသုံးပြုသည်။

— EVTO ပင်ကို ပြင်ပကိရိယာနှင့် ဆက်သွယ်ရန်အတွက် အသုံးပြုသည်။

• နာရီမျိုးဆက်

- On-chip 4-40 MHz ပင်မ oscillator

- On-chip FMPLL (ကြိမ်နှုန်း-ပြုပြင်ထားသော အဆင့်-သော့ခတ်ထားသော ကွင်းဆက်)

• ယေဘူယျရည်ရွယ်ချက် I/O လိုင်း ၁၂၀ အထိ

- input၊ output သို့မဟုတ် အထူးလုပ်ဆောင်ချက်အဖြစ် တစ်ဦးချင်း ပရိုဂရမ်လုပ်နိုင်သည်။

- ပရိုဂရမ်လုပ်နိုင်သောအဆင့် (hysteresis)

• ပါဝါလျှော့ချမုဒ်- နှေးကွေးခြင်း၊ ရပ်တန့်ခြင်းနှင့် မတ်တပ်ရပ်ခြင်းမုဒ်များ

• လိုက်လျောညီထွေရှိသော ထောက်ပံ့မှုအစီအစဉ်

- ပြင်ပ ballast ဖြင့် 5 V တစ်ခုတည်း ထောက်ပံ့သည်။

— များစွာသောပြင်ပထောက်ပံ့မှု- 5 V၊ 3.3 V နှင့် 1.2 V

• အထုပ်များ

— 176 LQFP

- 208 MAPBGA

- 324 TEPBGA

496-pin CSP (စံကိုက်ညှိတူးလ်သာ)